PACKET CONVERTER

Patent Number:

JP6224932

Publication date:

1994-08-12

Inventor(s):

SHIMOJO YOSHIMITSU; others: 01

Applicant(s)::

TOSHIBA CORP

Requested Patent:

JP6224932

Application Number: JP19930009087 19930122

Priority Number(s):

IPC Classification:

H04L12/48; H04L12/56

EC Classification:

Equivalents:

Abstract

PURPOSE:To eliminate the need for execution of exceptional processing in other processing by executing the exemption processing for a processing by applying conversion processing to a packet whose input processing is finished and starting output processing after the conversion processing is finished.

CONSTITUTION:An input processing section 11 executes required input processing prior to the conversion processing by a conversion processing section 12. The conversion processing section 12 references a routing tag table 2 with respect to a received packet whose input processing is finished to execute the conversion processing thereto. An output processing section 13 applies output processing to the packet whose conversion processing is executed. Thus, since the conversion processing is applied to a packet whose input processing is finished and the output processing is started after the conversion processing is finished, even when a processing such as exemption processing is executed in the input processing, it is not required to execute the exceptional processing in other processing such as the conversion processing. Thus, the timing design is facilitated.

Data supplied from the esp@cenet database - I2

18 which controls those respective parts. Transmission and reception information when the data are sent and received over plural lines is stored in the memory part 17 and displayed at the display part 14, and consequently the user of the terminal can recognize plural transmission and reception states in real time without confusion by looking at the display.

```
9/4/2
FN- DIALOG(R) File 347: JAPIO!
CZ- (c) 2001 JPO & JAPIO. All rts. reserv.
TI- PACKET CONVERTER
PN- 06-224932 -J P 6224932 A-
PD- August 12, 1994 (19940812)
AU- SHIMOJO YOSHIMITSU; KUMAKI YOSHINARI
PA- TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP (Japan)
AN- 05-009087 -JP 939087-
AN- 05-009087 -JP 939087-
AD- January 22, 1993 (19930122)
IC- -5- H04L-012/48; H04L-012/56
CL- 44.3 (COMMUNICATION -- Telegraphy)
SO- Section: E, Section No. 1629, Vol. 18, No. 593, Pg. 98, November 11,
      1994 (19941111)
AB- PURPOSE: To eliminate the need for execution of exceptional processing
      in other processing by executing the exemption processing for a
     processing by applying conversion processing to a packet whose input
```

processing is finished and starting output processing after the

CONSTITUTION: An input processing section 11 executes required input processing prior to the conversion processing by a conversion processing section 12. The conversion processing section 12 references a routing tag table 2 with respect to a received packet whose input processing is finished to execute the conversion processing thereto. An output processing section 13 applies output processing to the packet whose conversion processing is executed. Thus, since the conversion processing is applied to a packet whose input processing is finished and the output processing is started after the conversion processing is finished, even when a processing such as exemption processing is executed in the input processing, it is not required to execute the exceptional processing in other processing such as the conversion processing. Thus, the timing design is facilitated.

?loa

conversion processing is finished.

\$14.55 Estimated total session cost 0.402 DialUnits

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-224932

(43)公開日 平成6年(1994)8月12日


(51) Int.Cl.5 識別配号 庁内整理番号 FΙ 技術表示箇所 H 0 4 L 12/48 12/56 H04L 11/20 8732-5K 8529-5K 102 Z 審査請求 未請求 請求項の数2 OL (全 18 頁) (71)出願人 000003078 (21)出願番号 特顧平5-9087 株式会社東芝 (22)出顧日 平成5年(1993)1月22日 神奈川県川崎市幸区堀川町72番地 (72)発明者 下條 義満 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 熊木 良成 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (74)代理人 弁理士 鈴江 武彦

(54) 【発明の名称】 パケット変換装置

(57)【要約】

【目的】入力処理部が例外処理を行う場合でも変換処理 部は例外処理を行う必要がなく、タイミング設計が容易 であると共に、パッファへのパケットの書き込みタイミ ングの設計が容易であるパケット変換装置を提供する

【構成】入力セルのヘッダ部とペイロード部を分離する 入力処理部11、入力セルのヘッダ部を蓄積するペイロード用パッファ11、入力セルのペイロード部を蓄積するペイロード用パッファ15、ヘッダ部をルーティングタグテーブル2を参照してルーティングタグ付きヘッダパターンに変換する変換処理部12、ルーティングタグ付きヘッダパターンを蓄積するヘッダ用出力側パッファ16およびルーティングタグ付きヘッダパターンとペイロード部を合成してルーティングタグ付きセルを生成して出力する出力処理部13からなるパケット変換装置。



【特許請求の範囲】

【請求項1】所定の入力パケットに対してテーブルを参 照して予め定められた変換処理を施した後、所定の山力 パケットを生成して出力するパケット変換装置におい τ.

前記入力パケットに対して前記変換処理に先立って必要 な入力処理を施す入力処理手段と、

前記入力処理手段により入力処理が終了した入力パケッ トに対して前記テーブルを参照して前記変換処理を施す 変換処理手段と、

前配変換処理手段により変換処理が施されたパケットに 対して出力処理を施すことにより前記出力パケットを生 成して出力する出力処理手段とを有することを特徴とす るパケット変換装置。

【謝求項2】 ヘッダ部とデータ部からなる入力パケット に対してテーブルを参照して予め定められた変換処理を 施した後、所定の出力パケットを生成して出力するパケ ット変換装置において、

前配入力パケットに応答して該入力パケットの少なくと なくとも前記データ部を含む第2の部分とを出力する入 力処理を施す入力処理手段と、

前記入力パケットの前記第1の部分を蓄積する第1の書

前記入力パケットの前記第2の部分を蓄積する第2の蓄 積手段と、

前記第1の蓄積手段から前記入力パケットの前記第1の 部分の一部または全部を取り出して前記変換処理を施す 変換処理手段と、

前配変換処理手段により変換処理が施された結果を蓄積 30 する第3の蓄積手段と、

前記第2の蓄積手段から前記第2の部分の一部または全 部、前記第3の蓄積手段から前記変換処理が施された結 果の一部または全部をそれぞれ取り出した後合成する出 カ処理を行うことにより出力パケットを生成して出力す る出力処理を施す出力処理手段とを有することを特徴と するパケット変換装置。

【発明の詳細な説明】

[0001]

において入力パケットに予め定められた変換処理を施す ためのパケット変換装置に係り、より具体的には例えば ATMセルのような固定長パケットに対するルーティン グタグ付加やルーティングタグ削除などを行うパケット 変換装置に関する。

[0002]

【従来の技術】情報通信システムは、現在の情報化社会 における重要なインフラストラクチャとなっており、今 後ますますその重要性が高まっていくことは確実であ る。従来より、高度で多様なサービスを提供すべく様々 50 処理部95により読み出され出力される。

な情報通信システムが提案されている。とりわけ、情報 をセルと呼ばれる固定長パケットの形で交換するATM (Asynchronous Transfer Mode:非同期転送モード) 通 信システムは、次世代通信システムの本命とされ、盛ん に開発が進められている。

2

【0003】ATM通信システムに使用されるATM交 換システムは、一般に図8に示すように構成される。入 側インタフェース点から図2 (a) に示すような固定長 パケット(セル)が交換システムに到着すると、その入 10 カセルはまずルーティングタグ付加部1に入力される。 ルーティングタグ付加部1は、入力セルのヘッダ部に書 き込まれている論理チャネル識別子(VPI, VCI) から論理チャネル番号を求め、それをキーにしてルーテ ィングタグテープル2を参照することにより、入力セル を図2(b)に示すようなルーティングタグ付きセルに 変換して出力する。ルーティングタグ付きセルは自己ル ーティングスイッチ3に入力され、ルーティングタグの 情報により自律的に所望の出方路へ交換される。

【0004】自己ルーティングスイッチ3により交換さ も前記ヘッダ部を含む第1の部分と該入カパケットの少 20 れたルーティングタグ付きセルは、ルーティングタグ削 除部4に入力される。ルーティングタグ削除部4は、ル ーティングタグ付きセルからルーティングタグ等を削除 するとともに、ルーティングタグ付きセルのセルヘッダ 中の出側物理VCIをキーにしてヘッダ変換テーブル5 を参照することにより、論理チャネル識別子を入力倒イ ンタフェース点での値から出側インタフェース点での値 に更新する。

> 【0005】上述したように、ルーティングタグ付加部 1は入力セルをルーティングタグ付きセルに変換するパ ケット変換機能を持っている。同様に、ルーティングタ グ削除部4もルーティングタグ付きセルからルーティン グタグを除いたセルに変換するパケット変換機能を持 つ。

【0006】ルーティングタグ付加部1は、従来、図9 に示すように構成されている。入力処理部91に到着し た入力セルのうち、ヘッダ部に存在する論理チャネル識 別子(VPI、VCI、すなわち入側物理VCI)は変 換処理部92へ転送され、またペイロードなどのそれ以 外の情報はセレクタ93を介してRAMにより構成され 【産業上の利用分野】本発明は、パケット交換システム 40 たセルパッファ94に転送され蓄積される。変換処理部 92は、ペイロードなどがセルパッファ94に蓄積され る期間内に、論理チャネル識別子に基づいてルーティン グタグテーブル2を参照し、ルーティングタグ等を作成 する。ペイロード等が全てセルバッファ94に蓄積され た後、変換処理部92から出力されるルーティングタグ 等がセレクタ93を介してセルパッファ94に転送され **蓄積される。このようにして、ルーティングタグ付きセ** ルがパッファ94に蓄積されることになる。 セルパッフ ァ94に蓄積されたルーティングタグ付きセルは、出力

i

【0007】ルーティング削除部4も図9と同様に構成 されている。但し、ルーティングタグテーブル2はヘッ ダ変換テーブル5に置き換えられる。この場合、入力処 理部91にはルーティングタグ付きセルが入力され、該 セルのうちヘッダ部に存在する論理チャネル識別子であ る出側物理VCIは変換処理部92へ転送され、ルーテ ィングタグ等を除いたペイロードなどのそれ以外の情報 はセレクタ93を介してセルバッファ94に転送され蓄 積される。変換処理部92は、ペイロードなどがセルパ ッファ94に替積される期間内に、出側物理VCIに基 10 た。 づいてヘッダ変換テーブルを参照し、出側インタフェー ス点でのVPI、VCIを含む新たなヘッダを作成す る。ペイロードが全てセルバッファ94に蓄積された 後、変換処理部92から出力される新たなヘッダがセレ クタ93を介してセルバッファ94に転送され蓄積され る。このようにして、新たなヘッダを備えたセルがパッ ファ94に蓄積されることになる。セルパッファ94に 蓄積された新たなヘッダを備えたセルは、出力処理部9 5により読み出され出力される。上述した従来の構成法 によるルーティングタグ付加部やルーティングタグ削除 20 部などのパケット変換装置では、次のような問題点があ

【0008】第1の問題点は、入力処理部91が例外処 理を行うと、それに伴い変換処理部92も例外処理を行 う必要があることである。入力処理部91での例外処理 の一例としては、長さの異常なセルが入力された時、そ れを廃棄する「セル廃棄」という処理が挙げられる。こ のように異常な長さのセルが入力された場合、変換処理 部91は例外処理として、セル廃棄に伴ってルーティン グタグテーブル2中の通過セル数カウンタのインクリメ 30 ント動作を禁止しなければならない。

【0009】しかし、例えば入力セルの長さが規定値よ り短い時にはインクリメント動作を途中で打ち切るが、 規定値より長い時にはインクリメント動作後にセルの長 さの異常が判明するために、通過セル数カウンタの値を デクリメントさせる、といった種々の状態を考慮しなけ ればならないため、変換処理部92の処理が非常に複雑 となる。

【0010】第2の問題点は、1セルを入力する期間内 に、入力処理部91が入力セルをセルパッファ94に蓄 40 積することに加えて、変換処理部92において作成され たルーティングタグ等も同じセルバッファ94に書き込 まなければならないため、セルバッファ94へのセルの 書き込みタイミングの設計が容易でないことである。特 に、ルーティングタグ付加部1においては、入力セルの 長さよりもセルパッファ94に書き込むルーティングタ グ付きセルの長さの方が長いため (例えば前者は53オ クテット、後者は64オクテット)、入力セルに同期し て掛き込みを行うことが困難である。

[0011]

【発明が解決しようとする課題】上述したように従来の パケット変換装置では、入力処理部が例外処理を行う場 合、変換処理部も例外処理を行わなければならないため タイミング設計が難しくなるという問題と、1つのパケ ットを入力する期間内に、入力処理部が入力パケットを パッファに替積することに加えて、変換処理部において 作成されたルーティングタグ等も同じパッファに書き込 まなければならないため、パッファへのパケットの書き 込みタイミングの設計が容易でないという問題があっ

【0012】本発明の第1の目的は、入力処理部が例外 処理を行う場合でも変換処理部は例外処理を行う必要が なく、タイミング設計が容易であるパケット変換装置を 提供することにある。

【0013】本発明の第2の目的は、入力処理部が例外 処理を行う場合でも変換処理部は例外処理を行う必要が なく、タイミング設計が容易であると共に、バッファへ のパケットの書き込みタイミングの設計が容易であるパ ケット変換装置を提供することにある。

[0014]

【課題を解決するための手段】本発明は第1の目的を達 成するため、所定の入力パケットに対してテーブルを参 照して予め定められた変換処理を施した後、所定の出力 パケットを生成して出力するパケット変換装置におい て、前記入力パケットに対して前記変換処理に先立って 必要な入力処理を施す入力処理手段と、前記入力処理手 段により入力処理が終了した入力パケットに対して前記 テーブルを参照して前記変換処理を施す変換処理手段 と、前記変換処理手段により変換処理が施されたパケッ トに対して出力処理を施すことにより前記出力パケット を生成して出力する出力処理手段とを有することを特徴

【0015】また、本発明は第2の目的を達成するた め、ヘッダ部とデータ部からなる入力パケットに対して テーブルを参照して予め定められた変換処理を施した 後、所定の出力パケットを生成して出力するパケット変 換装置において、前記入力パケットに応答して該入力パ ケットの少なくとも前配ヘッダ部を含む第1の部分と該 入力パケットの少なくとも前記データ部を含む第2の部 分とを出力する入力処理を施す入力処理手段と、前記入 カパケットの前記第1の部分を蓄積する第1の蓄積手段 と、前記入力パケットの前記第2の部分を蓄積する第2 の蓄積手段と、前配第1の蓄積手段から前配入カパケッ トの前配第1の部分の一部または全部を取り出して前配 変換処理を施す変換処理手段と、前記変換処理手段によ り変換処理が施された結果を蓄積する第3の蓄積手段 と、前配第2の蓄積手段から前配第2の部分の一部また は全部、前記第3の蓄積手段から前配変換処理が施され た結果の一部または全部をそれぞれ取り出した後合成す

50 る出力処理を行うことにより出力パケットを生成して出

5

力する出力処理を施す出力処理手段とを有することを特 徴とする。

[0016]

【作用】このように本発明では、入力処理手段による入 カ処理が終了したパケットに対して変換処理を施し、変 換処理が終了した後、出力処理手段が出力処理を開始す る構成となっているため、ある処理手段例えば入力処理 手段が例外処理を行っても、他の処理部例えば変換処理 部は例外処理を行う必要がないため、タイミング設計 ミング設計が容易となる。

【0017】また、入力パケットがATM交換システム におけるセルのようにヘッダ部と酸ヘッダ部に続くデー 夕部で構成される場合、入力処理手段からヘッダ部を含 む第1の部分とペイロード部を含む第2の部分とを出力 して、第1の部分と第2の部分をそれぞれ第1および第 2の蓄積手段に蓄積し、さらに変換処理されたパケット を第3の蓄積手段に蓄積して、第2の蓄積手段から取り 出した第2の部分の一部または全部と第3の蓄積手段か ら取り出したパケットの一部または全部を出力処理手段 20 により合成して出力することにより、パケットの全ての 部分を一つの蓄積手段に書き込む従来の技術と比較し て、蓄積手段へのパケットの書き込みタイミングの設計 が容易となる。

【0018】しかも、入力処理手段と変換処理手段およ び出力処理手段が相互に蓄積手段を介して疎に結合され ているため、これら各処理手段の機能を独立に設計する ことができ、設計が容易となる。

【0019】また、入力処理手段と出力処理手段に互い に独立のクロック入力端子を設け、第2の蓄積手段を介 30 して両者を非同期で動作させれば、ATM交換システム におけるルーティングタグ付加部やルーティングタグ削 除部のように入力パケットと出力パケットの長さが異な っている場合でも、入力処理手段と出力処理手段に供給 するクロックの周波数比を適切に選定することで、入力 処理手段と出力処理手段の処理スループットを等しくす ることができる。入力処理手段と出力処理手段が非同期 であることを積極的に利用して、ATM交換システムに おけるルーティングタグ付加部から自己ルーティングス ム内部を回線速度より高速で動作させることで、交換機 能の処理能力を上げることもできる。

【0020】さらに、変換処理手段での変換処理を複数 段階に分けてパイプライン処理により実行するようにす れば、同じ1パケットを入力する時間内に複数種類の変 換処理を実行することができ、処理効率の向上と高機能 化が可能となる。

[0021]

【実施例】以下、本発明のパケット交換装置を図8に示

部1に適用した実施例について説明する。

【0022】図1は、本発明の一実施例に係るパケット 変換装置(以下、ルーティングタグ付加部1という)の 構成を示すプロック図であり、一つの集積回路により構 成されるものとする。このルーティングタグ付加部1 は、3つの処理部、すなわち入力処理部11、変換処理 部12および出力処理部13を有する。また、これらの 各処理部間でのセルの受け渡しを行うために、入力処理 部11と変換処理部12の間にヘッダ用入力側パッファ 上、他の処理部に対して影響を及ぼすことがなく、タイ 10 14、入力処理部11と出力処理部13の間にペイロー ド用パッファ15、変換処理部12と出力処理部13の 間にヘッダ用出力側パッファ16がそれぞれ設けられて いる。

6

【0023】これら各部の機能を簡単に説明する。入力 処理部11は、変換処理部12での変換処理に先立って 必要な入力処理として、図2(a)に示すような入力セ ルに応答して、入力セルの少なくともヘッダを含む第1 の部分(以下、ヘッダ部という)と、入力セルの少なく ともデータ部を含む第2の部分(以下、ペイロード部と いう)を出力する処理を行う。ヘッダ用入力側パッファ 14は、入力処理部11から入力されるヘッダ部を蓄積 する。

【0024】変換処理部12は、ヘッダ用入力側パッフ ァ14に蓄積されたヘッダ部の一部または全部を取り出 し、ルーティングタグテープル2を参照してルーティン グタグ付きヘッダパターンに変換する処理を施す。ヘッ ダ用出力側パッファ16は、変換処理部12で得られた ルーティングタグ付きヘッダパターンを書積する。ペイ ロード用パッファ15は、入力処理部11から入力され るペイロード部を蓄積する。

【0025】出力処理部13は、ペイロード用パッファ 15に蓄積されたペイロード部の一部または全部と、へ ッダ用出力側パッファ16に蓄積されたルーティングタ グ付きヘッダパターンの一部または全部を取り出して、 これらを連結することで合成し、図2(b)に示すよう なルーティングタグ付きセルを出力セルとして生成して 出力する。

【0026】さらに、各パッファ14~16の管理のた めに、入力部パッファ管理部17、変換部パッファ管理 イッチを経てルーティングタグ削除部に至る交換システ 40 部18および出力部パッファ管理部19が設けられてい る。これらのパッファ管理部17~19の機能について は、後で詳しく説明する。

【0027】F1FO (first-in first-out) メモリ1 0は、入力処理部11の入力側に前処理部として必要に 応じて設けられるものである。このFIFOメモリ10 を設ける理由は、次の通りである。データのサンプルを 容易にするため、セルを伝送する場合、セルデータ信号 と共にピットクロックとセルの先頭を示す信号を並走さ せる場合がある。このとき、伝送路を構成するケーブル したATM交換システムにおけるルーティングタグ付加 50 の押抜を考慮すると、伝送路を経てルーティングタグ付

加部1に入力されるビットクロックは、入力処理部11 のクロックとして使用することには必ずしも適していな い。そこで、入力処理部11にピットクロックと同じ周 波数の安定したクロックを供給し、並走してくるピット クロックに同期している、セルの先頭を示す信号とセル データ信号をFIFOメモリ10を介して入力処理部1 1に供給することにより、入力処理部11のクロックに 同期させる。これにより、伝送路上のクロックに異常が 発生しても、入力処理部11の処理動作を安定に続行さ せることができるという利点がある。

【0028】次に、本実施例によるルーティングタグ付 加部1の動作を説明する。ルーティングタグ付加部1に は、図2(a)に示すようなセルが入力される。この入 カセルは、図8の入側インタフェース点において論理チ ャネルを識別する論理チャネル識別子であるVPI(パ ーチャルパス識別子)およびVCI(パーチャルチャネ ル酸別子) とその他のヘッダ情報からなるヘッダ部と、 これに続くデータ部としてのペイロード部からなる。

【0029】入力部パッファ管理部17は、入力処理部 11にセルを入力する準備として、パッファ14,15 20 に空きがあるかどうかを出力部パッファ管理部19に間 い合わせる。この問い合わせの結果、パッファ14,1 5に空きがあれば、入力処理部11は入力部パッファ管 理部17による指示に従い入力セルをヘッダ部とペイロ ード部とに分離して出力する。ペッダ部はヘッダ用入力 側パッファ14に書き込まれ、ペイロード部はペイロー ド用パッファ15に售き込まれる。

【0030】ここでは、入力処理部11において入力セ ルをヘッダ部とペイロード部とに分離するとしたが、分 離する際の境界は変換処理部12での処理に支承がない 30 範囲でパッファ14, 15の掛き込み・読み出しタイミ ングの設計に都合が良いように定めて構わない。例えば 分離するヘッダ部の一部にペイロード部の先頭部分を含 ませもよい。また、分離するペイロード部の一部にヘッ ダ部の末尾部分を含ませてもよい。さらに、分離された ヘッダ部とペイロード部とが一部で互いにオーバーラッ プするようにしてもよいし、ヘッダ部で削除してもよい データはパッファ14、15のいずれにも書き込まない ようにしてもよい。また、パッファ14、15の書き込 付加してからパッファ14、15にヘッダ部およびペイ ロード部をそれぞれ書き込んでも良い。ペイロード部は データ部の一部であってもよい。

【0031】入力部パッファ管理部17は、ヘッダ用入 カ側パッファ14およびペイロード用パッファ15の蓄 積が終了した後、その旨を示すフラグを設定する。 変換 部パッファ管理部18は、入力部パッファ管理部17の フラグを検査しており、セルの入力およびパッファ1 4, 15への蓄積が終了したか否かを判断する。変換部 パッファ管理部18によりパッファ14,15への蓄積 50 ダ用入力側パッファ14、ペイロード用パッファ15お

が終了したと判断されると、変換処理部12はヘッダ用 入力側パッファ14からの変換処理前のヘッダ部を取り 込む。そして、このヘッダ部に含まれているVPI、V CIより論理チャネル番号を識別して、その論理チャネ ル番号をキーとして論理チャネルに対応するルーティン グタグテーブル2の領域を参照してルーティングタグ等 を決定し、このルーティングタグ等をヘッダ部に付加す ることによりルーティングタグ付きヘッダパターンを構 成する。こうして入力処理部11からのヘッダ部は変換 10 処理部12によりルーティングタグ付きヘッダパターン に変換され、ヘッダ用出力側パッファ16へ格納され る。この変換処理の終了後、変換部パッファ管理部18

R

【0032】図3(a)は、ルーティングタグテーブル 2の一つの論理チャネルに対応する領域の構成例であ り、テーブルが有効に設定されているか否かを示すエン トリ有効フラグ、セルに付加すべきルーティングタグ、 セルに付加すべき出方路での論理チャネル識別子(以 下、出側物理VCIという)、および通過セル数カウン 夕からなっている。

はその旨を示すフラグを設定する。

【0033】出力部パッファ管理部19は、変換部パッ ファ管理部18のフラグを検査しており、変換処理部1 2 においてヘッダ部のルーティングタグ付きヘッダパタ ーンへの変換処理が終了したか否かを判断する。出力部 パッファ管理部19により変換処理部12の変換処理が 終了したと判断されると、出力処理部13はヘッダ用出 カ側パッファ16に蓄積されている変換後のルーティン グタグ付きヘッダパターンと、ペイロード用パッファ1 5に蓄積されているペイロード部とを連結して合成し、 図2(b)に示すようなルーティングタグ付きセルを出 カセルとして生成して出力する。

【0034】ここではルーティングタグ付加部1につい て説明したが、図8におけるルーティングタグ削除部4 についても基本的に同じ構成で実現できる。その場合、 ルーティングタグテーブル2をヘッダ変換テーブル5に 置き換えればよい。このようにルーティングタグ付加部 1とルーティングタグ削除部4が同一構成でよいことを 利用して、図1に示すような構成の一つの集積回路から なるパケット変換装置をモード切り替えによってルーテ みタイミングの設計に都合が良いように、空のデータを 40 ィングタグ付加部1とルーティングタグ削除部4とに時 分割使用することも可能である。

> 【0035】図3(b)はヘッダ変換テーブルの一つの **論理チャネルに対応する領域の構成例であり、テーブル** が有効に設定されているか否かを示すエントリ有効フラ グ、新VPI、新VCIなどを含む新ヘッダ情報、およ び通過セル数カウンタからなっている。

> 【0036】次に、入力部パッファ管理部17、変換部 パッファ管理部18および出力部パッファ管理部19の 動作アルゴリズムについて説明する。図1におけるヘッ

9

よびヘッダ用出力側パッファ16は、ルーティングタグ付加部1ないしはルーティングタグ削除部4が所望の動作を実現するのに必要なセル数のセル情報を蓄積でき、セル単位の複数の領域にそれぞれ分割されている。各パッファ管理部17~19は、それぞれ各処理部11~13がパッファのどの領域に対してセル情報を書き込み、また院み出せばよいかを示すパッファポインタを管理する

【0037】まず、図4に示すフローチャートを参照して、入力部パッファ管理部17の動作アルゴリズムにつ 10 いて説明する。入力処理部11にはヘッダ用入力側パッファ14およびペイロード用パッファ15に対するパッファポインタPIと、パッファポインタの有効フラグPIEが設定されている。また、パッファ14,15のセルを蓄積する複数の領域に1:1で対応した複数のフラグからなるフラグ配列FLAGIに、入力処理が終了したか否かを示すフラグを管理している。初期設定としてパッファポインタPIは0、有効フラグPIEは1、フラグ配列FLAGIは全て0とする(S10)。

【0038】入力処理部11は入力処理前に、まず出力 20 処理部13のフラグ配列FLAGOのPI番目の内容を参照して、有効フラグPIEに配憶する(S17)。フラグ配列FLAGOのPI番目の内容が1ならばヘッダ用入力側パッファ14およびペイロード用パッファ15にセルを蓄積する空き領域が存在することを示し、0ならばパッファ14,15の双方にセルを蓄積する空き領域が存在しないことを示す。

【0039】次に、有効フラグPIEの値を判定する (S11)。PIEが0ならば、パッファ14または15の空き領域が存在しないため、ヘッダ用入力側パッフ 30 ァ14およびペイロード用パッファ15への蓄積を行わない (S12)。PIEが1ならば、引き続き入力セルが有意情報の伝送を提供する割当セルか否かを判定し (S13)、割当セルであればセルの入力処理を行う (S15)。すなわち、入力セルのヘッダ部をヘッダ用入力側パッファ14のパッファポインタPIで示される位置に蓄積し、また入力セルのペイロード部をペイロード用パッファ15のパッファポインタPIで示される位置に蓄積する。入力セルが割当セルでない場合は、パッファ14,15への蓄積を中止する (S14)。

【0040】そして、有効フラグPIEが1のときに入力セルとして割当セルが到着し、ステップS15においてセル入力処理が完了したなら、入力部パッファ管理部17はFLAGIのPI番目の内容をセルの蓄積が完了したことを示す値である1にセットすることによって、変換部パッファ管理部18に対して入力処理が完了したことを通知すると共に、出力処理部13のフラグ配列FLAGOのPI番目の内容を0にリセットして、ヘッダ用入力側パッファ14およびペイロード用パッファ15のセルを蓄積する領域が空きでなくなったことを記憶

し、さらに次の入力セルの蓄積すべき位置を指し示すためにパッファポインタPIを1増加させる(S16)。 この後、ステップS17から上配の動作を繰り返す。

10

【0041】変換処理部12および出力処理部13も同様に、パッファポインタ、有効フラグおよびフラグ配列の組(PC, PCE, FLAGC)および(PO, POE, FLAGO)を持ち、図5および図6に示すフローチャートで表されるアルゴリズムに従って入力処理部11と同様の手順で動作を行う。

【0042】図5を参照して変換部パッファ管理部18の動作アルゴリズムについて説明すると、変換処理部12にはパッファポインタPCとパッファポインタの有効フラグPCEが設定されている。また、ヘッダ用出力側パッファ16のセルを蓄積する複数の領域に1:1で対応した複数のフラグからなるフラグ配列FLAGCに、変換処理が終了したか否かを示すフラグを管理している。初期設定としてパッファポインタPCは0、有効フラグPCEは0、フラグ配列FLAGCは全て0とする(S20)。

【0043】変換処理部12は変換処理前に、まずフラグ配列FLAGIのPC番目の内容を参照して、有効フラグPCEに記憶する(S25)。フラグ配列FLAGIのPC番目の内容が1ならばヘッダ用入力側パッファ12に入力済みで変換処理を持つセルが存在することを示し、0ならば存在しないことを示す。

【0044】次に、有効フラグPCEの値を判定する(S21)。PCEが0ならば入力済みで変換処理を待つセルが存在しないため、変換処理を行わない(S22)。有効フラグPCEが1ならば、ヘッダ用入力側パッファ14のパッファポインタPCで示される位置からヘッダ部を読み出して変換処理し、得られたルーティングタグ付きヘッダパターンをヘッダ用出力側パッファ16のパッファポインタPCで示される位置に蓄積する(S23)。

【0045】ステップS23において変換処理が完了したなら、変換処理部12のフラグ配列FLAGCのPC番目の内容を変換処理が完了したことを示す値である1にセットすることによって、出力部パッファ管理部19に対して変換処理が完了したことを通知すると共に、入り処理部11のフラグ配列FLAGIのPC番目の内容を0にリセットして、入力済みで変換処理を持つセルを変換処理したことを記憶し、さらに次の変換処理したセルの蓄積すべき位置を指し示すためにパッファポインタPCを1増加させる(S24)。この後、ステップS25から上記の動作を繰り返す。

変換部パッファ管理部18に対して入力処理が完了した 【0046】次に、図6を参照して出力部パッファ管理 ことを通知すると共に、出力処理部13のフラグ配列F 部19の動作アルゴリズムについて説明すると、出力処 理部13にはパッファボインタPOとパッファボインタ 内入力側パッファ14およびペイロード用パッファ15 の有効フラグPOEが設定されている。また、ペイロー のセルを蓄積する領域が空きでなくなったことを記憶 50 ド用パッファ15のセルを蓄積する複数の領域に1:1

(7)

12

で対応した複数のフラグからなるフラグ配列FLAGOに、出力処理が終了したか否かを示すフラグを管理している。初期般定としてパッファポインタPOは0、有効フラグPOEは0、フラグ配列FLAGOは全て1とする(S30)。

11

【0047】出力処理部13は出力処理前に、まず変換処理部12のフラグ配列FLAGCのPO番目の内容を参照して、有効フラグPOEに記憶する(S35)。フラグ配列FLAGCのPO番目の内容が1ならば、ペイロード用パッファ15およびヘッダ用出力側パッファ16に変換処理済みのセルが蓄積されていることを示し、0ならば蓄積されていないことを示す。次に、有効フラグPOEの値を判定し(S31)、POEが0ならばパッファ15,16に変換処理済みのセルが蓄積されていないため、出力処理を行わない(S32)。有効フラグPOEが1ならば、パッファ15,16のパッファポインタPOで示される位置からルーティングタグ付きヘッダパターンおよびペイロード部をそれぞれ読み出して合成し割当セルを出力する(S33)。

【0048】ステップS33において割当セルの出力が 20 完了したなら、フラグ配列FLAGOのPO番目の内容を割当セル出力が完了したことを示す値である1にセットすることによって、入力部パッファ管理部17に対して出力処理が完了したことを通知すると共に、フラグ配列FLAGCのPO番目の内容を0にリセットして、ヘッダ用出力側パッファ16の当該領域が空となったことを記憶し、さらに次に出力処理すべきセルの蓄積された位置を指し示すために、POを1増加させる(S24)。この後、ステップS35から上記の動作を繰り返す。 30

【0049】このように入力部パッファ管理部17、変換部パッファ管理部18および出力部パッファ管理部19が各々のフラグを参照して協調動作を行うことにより、各ヘッダ用入力側パッファ14、ペイロード用パッファ15およびヘッダ用出力側パッファ16の領域の管理を行うことができ、それによって入力処理部11次変換処理部12および出力処理部13は協調動作を行う。

【0050】本実施例において、入力処理部11および出力処理部13に互いに独立したクロック入力端子を設け、これらのクロック入力端子に個別にクロックを供給 40 することにより、入力処理部11と出力処理部13をペイロード用パッファ15を介して非同期で動作させるように構成することもできる。これにより、次のような利点が期待できる。

トと、いずれの場合も入力セルと出力セルの長さが異なっている。従って、入力処理部11と出力処理部13を非同期で動作させないと、セルの単位時間当たりの処理スループットを等しくすることはできない。この処理スループットを等しくするためには、入力処理部11と出力処理部13に各々供給するクロックの周波数比を例えば53:64のように定めればよい。

参照して、有効フラグPOEに配憶する(S35)。フラグ配列FLAGCのPO番目の内容が1ならば、ペイラグ配列FLAGCのPO番目の内容が1ならば、ペイタグ削除部4は、上配2種類のクロック周波数を持つした。 の2種類のクロックの周波数比の異常を検出する手段を有することもできる。

【0053】また、入力処理部11と出力処理部13とが非同期であることを積極的に利用して、図8のルーティングタグ付加部1から自己ルーティングスイッチ3を経てルーティングタグ削除部4に至る交換システム内部を回線速度より高速で動作させることにより、交換機能の処理能力を上げることもできる。入力処理部11と出力処理部13はペイロード用パッファ15と入力部パッファ管理部17および出力部パッファ管理部19のみで疎に結合しているため、互いに同期していないクロックを供給した場合においても、非同期動作しているこれらの処理部11,13間のデータの受け渡しは容易である。

【0054】一方、変換処理部12については入力処理 部11、出力処理部13のいずれかと同じクロックを供 給する設計でよいが、いずれとも異なるクロックを供給 する設計でも構わない。変換処理部12に入力処理部1 1および出力処理部13のいずれとも異なるクロックを 供給した場合には、変換処理に都合の良いクロック周波 数を選定できるという利点がある。

[0055]上述した本実施例のパケット変換装置であるルーティングタグ付加部またはルーティングタグ削除部の構成によれば、従来技術に比較して次に挙げるような優れた利点を有する。

【0056】第1に、入力処理部11において入力処理が終了した後、変換処理部12が変換処理を開始し、変換処理が終了した後、出力処理部13が出力処理を開始するため、一つの処理部の例外処理がタイミング設計上で他の処理部に影響を及ばすことがない。

【0057】具体的には、例えば従来技術で問題となっていた異常な長さのセルの入力を考慮した場合、正常な長さのセルが入力した場合のみ入力部パッファ管理部17のフラグを更新して、変換処理部12に入力処理の終了を通知すればよく、変換処理部12によるルーティングタグテーブル2内の通過セル数カウンタ領域の更新は、異常な長さセルの入力に対する例外処理の影響を受けない。

入力セルであるルーティングタグ付きセルが例えば64 【0058】すなわち、長さの異常なセルが入力された オクテットであるのに対して、出力セルは53オクテッ 50 時は、例外処理として入力処理部12においてセル廃棄 を行う必要がある。このセル廃棄に伴い、従来技術では 入力セルが短い場合は変換処理部でルーティングタグテーブル2中の通過セル数カウンタのインクリメント動作 を途中で打ち切り、また長い時には一旦インクリメント させた通過セル数カウンタの値をデクリメントさせると いった複雑な制御を行う必要があった。これに対し、実 施例では異常な長さのセルの入力に対しては通過セル数 カウンタの更新動作を開始しないため、このような変換 処理部12における複雑な制御が不要となる。

13

【0059】第2に、入力セルは入力処理部11におい 10 る。 てヘッダ部とベイロード部とに分離され、ヘッダ部はヘ 【0 ッダ用入力側パッファ14、ペイロード部はペイロード ダダ 用パッファ15と、それぞれ別のパッファに蓄積される は、ため、各パッファ14,15への書き込み量がセルの全 によての部分を一つにパッファに書き込む従来技術に比較し め、て少なくなり、タイミングの設計が容易である。 リラ

【0060】第3に、入力処理部11、変換処理部12 および出力処理部13間がパッファを介して疎に結合されているため、これら各処理部11~13の機能を独立 に設計することができ、設計が容易となる。

【0061】次に、本発明の他の実施例を説明する。図7は、本発明の他の実施例に係るパケット変換装置の構成を示すプロック図である。図1と同一部分に同一の参照符号を付して図1の実施例との相違点のみを説明する。本実施例では、図1の変換処理部12が他の処理部、すなわち入力処理部11および出力処理部13に対して、ヘッダ用入力側パッファ14およびヘッダ用出力側パッファ16をそれぞれ介して独立していることに着目して、変換処理部12を12a,12bの二つに分割し、変換処理を2段階に分けてパイプライン処理により30実行するようにしている。これに伴い、変換部パッファ管理部18も18a,18bの二つに分割している。

【0062】このようにすると変換処理の処理時間は、1セルを入力する期間に限定される必要はなくなり、多様な機能を盛り込むことが可能となる。具体的には、例えば第1の変換処理部12aにはATM交換システムに対してユーザの申告したトラヒックパラメータに違反するセルを監視するトラヒック監視機能を持たせ、第2の変換処理部12bには先の実施例と同様にルーティングタグの作成を行う機能を持たせた構成とすることができ40る。

【0063】この場合、パイプライン処理の採用により第1および第2の変換処理部12a、12bのそれぞれに、1セルを入力するのに要する時間までの処理時間を割り当てることができるので、合計で2セルを入力する時間まで処理時間を引き延ばすことが可能となる。そして、これにもかかわらずセルの変換処理のスループットは、パイプライン処理により、少なくとも1セルを入力する時間に1セルというスループットとすることができる。トラヒック監視機能により割室された政策すべきか

否かの情報は、ヘッダ用変換部間パッファ 20、ヘッダ 用出力側パッファ 16を介して出力処理部 13に転送され、廃棄すべき場合は山力処理部 13が較セルを非割当 セルに置き換えることにより、セル廃棄することができる。

【0064】本発明によるパケット変換装置は、さらに 以下に列挙するような各種の誤り検出機能、セル数計数 機能、パケット変換装置の制御および監視を司るプロセ ッサとのインタフェースなどを備えることも可能であ ス

【0065】(1)ルーティングタグテーブル2、ヘッダ変換テーブル5といった変換処理に必要なテーブルは、一般にパケット変換装置の外部に接続されたRAMにより構成される。このRAMの記憶エラーの検出のため、変換処理に必要な本来のテーブルの情報の他に、パリティなどの冗長ピットをRAMに記憶し、変換処理部12においてRAMからテーブルの情報を読み出す時点で、その情報のエラーを検出する。

【0066】(2)ルーティングタグ付きセルに伝送関 り り検出のためパリティなどの冗長ビットを付加し、パケット変換装置がセルを入力した時点で、その冗長ビット を用いて、セルを伝送してきた伝送路の信頼性を確認する。

【0067】(3)ルーティングタグテーブル2、ヘッダ変換テーブル5といった変換処理に必要なテーブル に、論理チャネルが設定されていることを示すエントリ 有効フラグを設け、呼設定により確立した論理チャネル に対応するテーブルの領域のエントリ有効フラグのみを セットすることによって、パケット変換装置は確立して いる論理チャネル以外の論理チャネル識別子を持ったセ ルの入力を識別する。

(4) パケット変換装置内部に、酸変換装置を通過する 全てのセル数 (パケット数) を計数するカウンタを備え る。

【0068】(5)パケット変換装置内部、または外部に接続されたRAMに、論理チャネル毎に(a)通過セル数、(b)トラヒックパラメータ違反セル数、(c)セル処理のスループットを越えてセルが到着したために廃棄されたセル数(パッファオーパーフローセル数)を計数するカウンタをテーブルとして備える。

【0069】(6)(5)のテーブル内の論理チャネル毎のカウンタをプロセッサが読み出すために、パケット変換装置はプロセッサがリード・ライトできる二つのレジスタを持つ。これらのレジスタの一つは、リクエストフラグ、読み出しカウンタ種別および論理チャネル指定値を配憶するリクエストレジスタであり、他の一つは汎用カウンタ表示レジスタである。

は、パイプライン処理により、少なくとも1セルを入力 【0070】プロセッサがカウンタを読み出す場合は、 する時間に1セルというスループットとすることができ リクエストレジスタに読み出しカウンタ種別と論理チャ る。トラヒック監視機能により判定された廃棄すべきか 50 ネルを指定すると共にリクエストフラグをセットする。

ど、パケット変換装置の動作モードを選択できる場合、 プロセッサからのレジスタを介した指示によりモード切 り替えを行う。

リクエストフラグのセットをきっかけとして、パケット 変換装置はテーブル内の指定されたカウンタ領域からカ ウンタ値を汎用カウンタ表示レジスタにロードする。ロ ード終了後、パケット変換装置は直ちにリクエストフラ グをリセットしてプロセッサにカウンタ値のロード終了 を通知すると共に、テーブル内の指定されたカウンタ領 域をクリアする。

【0078】上述したような機能をパケット変換装置を 構成する集積回路に組み込むことにより、本発明の趣旨 を損なうことなくパケット変換装置をより高機能にする ことができる。

16

【0071】プロセッサは、リクエストレジスタのリク エストピットがパケット変換装置によってリセットされ 夕表示レジスタをリードすることによって、希望するカ ウンタ値を読み出すことができる。

【0079】上述した実施例では、本発明によるパケッ ト変換装置をATM交換システムにおけるルーティング たことをもってカウンタ値の終了を確認し、汎用カウン 10 タグ付加部やルーティングタグ削除部に適用した例につ いて述べたが、本発明は一般の固定長パケット交換シス テムや可変長パケット交換システムにも適用することが 可能である。

【0072】(7)パケット変換装置は、プロセッサが リード・ライトできるレジスタを持ち、パケット変換装 置が(5)のテーブルの記憶エラー、セル伝送路の伝送 路エラー、未設定論理チャネルセルエラー、トラヒック パラメータ違反、パッファオーパーフローエラーなどを 検出した場合、該レジスタにエラーの発生項目、エラー が生じたセルの論理チャネル情報を表示する。

[0080]

【0073】(8)パケット変換装置は、プロセッサが 20 リード・ライトできるレジスタを持ち、パケット変換装 置が検出したセルの長さエラー、入力処理部と出力処理 部とのクロック周波数比エラーなどのエラー情報や、パ ケット変換装置を通過した全セル数を該レジスタに表示 する。

【発明の効果】以上説明したように、本発明によれば入 カ処理が終了したパケットに対して変換処理を施し、変 換処理が終了した後、出力処理を開始する構成となって いるため、ある処理例えば入力処理において例外処理を 行っても、他の例えば変換処理においては例外処理を行 う必要がないため、タイミング設計が容易となる。

(9) (8) におけるエラー情報は、プロセッサがエラ 一に関する情報を読み取ることをきっかけにパケット変 換装置がクリアする。

【0081】また、入力パケットがATM交換システム におけるセルのようにヘッダ部と該ヘッダ部に続くデー 夕部で構成される場合、入力処理部からヘッダ部を含む 第1の部分とペイロード部を含む第2の部分とを出力し て、第1の部分と第2の部分をそれぞれ第1および第2 のパッファに蓄積し、さらに変換処理されたパケットを 第3のパッファに蓄積して、第2のパッファから取り出 した第2の部分の一部または全部と第3のパッファから 取り出したパケットの一部または全部を出力処理部によ り合成して出力することにより、パケットの全ての部分 を一つのパッファに書き込む従来の技術と比較して、蓄 積手段へのパケットの書き込みタイミングの設計が容易 となる。

【0074】(10)(7)に示したエラーの発生や、 前記トラヒックパラメータ違反に際して、パケット変換 30 装置は該当するエラーを引き起こしたセルを廃棄する が、プロセッサからのレジスタを介した指示により、エ ラーを検出しないか、またはエラーを検出しても廃棄し ないように設定する。

【0082】しかも、入力処理部と変換処理部および出 カ処理部が相互にパッファを介して疎に結合されている ため、これら各処理部の機能を独立に設計することがで き、設計が容易となる。

【0075】(11)パケット変換装置が割当セルを出 力する場合、パケット変換装置より出力したセルの受取 り側からのフロー制御信号を入力し、フロー制御信号の 値により割当セルの出力を一時的に停止する。

【0083】また、入力処理部と出力処理部に互いに独 立のクロック入力端子を設け、第2の蓄積手段を介して 両者を非同期で動作させることにより、ATM交換シス テムにおけるルーティングタグ付加部やルーティングタ グ削除部のように入力パケットと出力パケットの長さが 異なっている場合でも、入力処理部と出力処理部に供給 するクロックの周波数比を適切に選定することで、入力 処理部と出力処理部の処理スループットを等しくするこ とができる。入力処理部と出力処理部が非同期であるこ とを積極的に利用して、ATM交換システムにおけるル ーティングタグ付加部から自己ルーティングスイッチを 経てルーティングタグ削除部に至る交換システム内部を 一制御入力をある固定値によって置き換えるモード、な 50 回線速度より高速で動作させることで、交換機能の処理

【0076】(12)パケット変換装置へセルを送出す る側にフロー制御信号を出力し、パケット変換装置内部 40 のパッファ領域が全て使用中であり、パケット変換装置 内部に新たに到着したセルを蓄積するパッファ領域がな い場合、割当セルの出力を一時的に抑制することを指示 する。

【0077】(13)入力するセルの全てを廃棄するモ ード、出力するセルの全てを非割当せるに置き換えるモ ード、出力するルーティングタグ付きセルのパリティを 偶数パリティにするモード、出力するルーティングタグ 付きセルのパリティを奇数パリティにするモード、フロ

17

能力を上げることもできる。

【0084】さらに、変換処理部での変換処理を複数段 階に分けてパイプライン処理により実行するようにすれ ば、同じ1パケットを入力する時間内に複数種類の変換 処理を実行することができ、処理効率の向上と高機能化 が可能となる。

【図面の簡単な説明】

【図1】本発明によるパケット変換装置をATM交換シ ステムにおけるルーティングタグ付加部に適用した一実 施例を示すプロック図

【図2】ATM交換システムにおけるセルのフォーマッ トを示す図

【図3】ATM交換システムで使用されるルーティング タグテーブルおよびヘッダ変換テーブルの例を示す図

【図4】図1における入力部パッファ管理部の動作アル ゴリズムを説明するためのフローチャート

【図5】図1における変換部パッファ管理部の動作アル ゴリズムを説明するためのフローチャート

【図6】図1における出力部パッファ管理部の動作アル ゴリズムを説明するためのフローチャート

【図7】本発明によるパケット変換装置をATM交換シ ステムにおけるルーティングタグ付加部に適用した他の 実施例を示すプロック図

18 【図8】ATM交換システムの通話路系の構成を示すプ ロック図


【図9】従来のルーティングタグ付加部の構成を示すプ ロック図:

ッファ管理部


19…出力部パッファ管理部

	【符号の説明】	
	1…ルーティングタグ付加部	2…ルーティン
	グタグテーブル	
	3…自己ルーティングスイッチ	4…ルーティン
	グタグ削除部	
10	5…ヘッダ変換テーブル	10…FIFOメ
	モリ	
	11…入力処理部	12…変換処理
	部	
	12a…第1の変換処理部	12b…第2の
	変換処理部	
	13…出力処理部	1 4 …ヘッダ用
	入力側パッファ	
	15…ペイロード用パッファ	16…ヘッダ用
	出力側パッファ	
20	17…入力部パッファ管理部	18…変換部パ


【図2】




【図1】




[図3]




【図4】




【図5】




【図6】




【図7】



[図8]



【図9】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.